N775473454

06/19/2006 11:31 Searching PAJ

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-008229 (43)Date of publication of application: 10.01.1997

(51)Int.Cl.

HO1L 27/04 H01L 21/822

(21)Application number: 07-159599 (22)Date of filing:

26.06.1995

(71)Applicant : SEIKO INSTR INC

(72)Inventor: UTSUNOMIYA FUMIYASU

The second state of the second second

SAITO YUTAKA

SAITO NAOTO OSANAI JUN KONISHI HARUO MIYAGI MASAKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ELECTRONIC EQUIPMENT

(57)Abstract:

PURPOSE: To provide a semiconductor integrated circuit device or electronic equipment having a high-efficiency low-cost booster circuit by connecting a plurality of diode-connected MOSFETs and improving the booster circuit which inputs input signals to the nodes of the MOSFETs through capacitors. CONSTITUTION: The MOSFETs M0-Mn and capacity elements

C1 and Cn of a booster circuit are constituted by changing the threshold values VtM0-VtMn of the MOSFETs and capacitance values CC1-CCn of the capacitance elements. Or, a signal booster circuit which boosts the peak values of clock signals & and  $\Phi *$  which are the input signals of the booster circuit is added.



LEGAL STATUS

Date of request for examination]

Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3290563 22 03 2002

05.12.1997

Date of registration

[Number of appeal against examiner's decision of

rejection

Date of requesting appeal against examiner's decision of rejection

2006/06/19

[Date of extinction of right]

Searching PAJ

http://www19.ipdl.ncipi.go,jp/PA1/result/detail/main/wAAAFEa4YwDA409008229P1.htm

2006/06/19

# Japanese Laid-Open No. Hei09-008229 English translation of the paragraph 0046 to 0049

[0046] Vc = [(Vi ~ Vthi) Cci + Vi+1 x Cci+1] / (CCi + CCi+1)

Here, CCi denotes the capacitance value of an ith stage capacitive element, Vi denotes the voltage of the ith stage at the instant the clock signal is a high level, CCi+1 denotes the capacitance value of the i+1th stage capacitive element, Vi+1 denotes the voltage of the i+1th stage at the instant the clock signal is a low level, and Vthi denotes the above MOSFET threshold value of the ith stage.

[0047] It is apparent from this equation that the voltage rise amount Vc of a next stage is determined from the value of the capacitance value CCi+1 of the i+1<sup>th</sup> stage capacitive element with respect to the capacitance value Cci of the ith stage capacitive element. In other words, it is apparent that the smaller the setting of the capacitance value CCi+1 of the i +1th stage capacitive element with respect to the capacitance value Cci of the ith stage capacitive element, the faster the boosting rate of the booster circuit while, conversely, the larger the setting of this value, the slower the boosting rate. It . is also apparent that a rise in the boosting rate occurs as the above ith stage MOSFET threshold value Vthi lowers. [0048] With consideration to the change in the boosting rate that occurs in accordance with the value of the capacitance value CCi+l of the i +1th stage capacitive element with respect to the capacitance value Cci of the ith stage capacitive element, the booster circuit of this embodiment is configured so that the capacitance value of the capacitive element at each stage is successively reduced from a previous stage to a next stage by, while fixing the thickness of the oxide film which functions as an insulation film of the capacitive element at each stage, successively reducing the surface area SCi of the capacitive element from a previous stage to a next stage (SC1 > SC2 > SC3 ... > SCn-1 > SCn). As a result, the boosting rate of the booster circuit can be caused to rise. Although there are no particular limitations thereto, the recommended design values of each part of the booster circuit of this embodiment are such that, assuming the power source voltage is to be boosted from 0.9V to 20V, a stage number is 24 and a capacitive element oxide film thickness is 50nm and, as the capacitive element surface area at each stage, taking the surface area of the first stage capacitive element to be 5000um2, a surface area of the capacitive element at the second and subsequent stages takes a value obtained by,

from the surface area of the capacitive element at the previous stage of each stage, subtracting 10% of the surface area of the capacitive element of the previous stage thereof.

[0049] Furthermore, with consideration to the rise in the boosting rate that occurs as the above ith stage MOSFET threshold value Vthi lowers, the boosting rate of the booster circuit can be further caused to rise and the boosting voltage also can be caused to rise by, in addition to the above described configuration of the capacitance elements of each stage, using the MOSFET threshold values of each stage in any of the configurations described by the above second to eighth embodiments.

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出職公開發号

特開平9-8229 (43)公開日 平成9年(1997) 1月

(51) Int.CL <sup>6</sup> 織別銘	3号 广内整理接号	PΙ	技術表示
HOIL 27/04 21/822		HOIL 27/04	G

### 審査請求 未請求 商求項の数2 OL (全 17

(21)出療器号	<b>特顧平7-159599</b>	(71) 出順人 000002325
		セイコー電子工業株式会社
(22)出験日	平成7年(1995)6月26日	千葉県千葉市美浜区中徽1丁目8巻地
		(72) 発明者 字都宮 文牌
		千葉県千葉市美海区中瀬1丁円8番地
		式会社エスアイアイ・アールディセン
		ÞЛ
		(72)発明者 斉藤 豊
		子秦県子泰市美派区中州1丁目8番地
		式会社エスアイアイ・アールディセン
		内
		(74)代理人 弁理士 林 敬之助


最終頁に

## (54) 【発明の名称】 半導体集積回路装置及び電子機器

### (57)【要約】

【目的】 本発明の目的は、ダイオード接続されたM OSFETを複数値列接続し、前窓MOSFETのノー ドに容置を介して入力信号を入力する界圧回路を改良 し、高効率、低コストな界圧回路を合した半導体集構的 路終置あるいは、電子機器を提供することにある。

【構成】 界圧回路の前記MOSFETMo〜Mnの しさい値Vがいくが助や容量素子C1〜Cnの容量値CC1 〜Cnを変えて構成する。あるいは、前記昇圧回路の入 力する入力保骨であるクロック信号も ◆・の故論算を



## 【特許請求の範囲】

【請求項1】 電源と電源の電圧を昇圧する2つの昇圧 回路と前記2つの昇圧回路の名中の出力に、昇圧した電 圧を放電する放電別州18FETを有する半導体集績回 路と前記2つの現圧回路の各中の出力によレクトロルミ ネッセンス素子の各中電極を電気的に接続し、前記エレ クトロルミネッセンス素子の片方の電極を昇圧している 時に、前記エレクトロルミネッセンス素子のもう片方の 電極は、昇圧回路を放電する行為をより返して、前記エ レクトロルミネッセンス素子を発光させる電子機器にお いて、前記エレクトロルミネッセンス素子両電機の内、 電圧を昇圧する方の電極の電圧を昇圧する方の前記昇圧 回路のみを動作させ、昇圧電圧を放電する両記エレクト ロルミネッセンス素子のもう片方の電気の電圧を昇圧する あ前記昇圧回路は、停止させることを特徴とする電子機 器。

1

【請求項2】 前記半導体集積回路は、発録回路と、前 記発振回路で発生させた第1のクロック信号の被姦値を 昇圧する第1の信号昇圧化改ると、前記発続回路で発生 させた前記第1のクロック信号と位相が逆の第2のクロ 20 ック信号の波高値を昇圧する第2の信号昇圧回路を有 し、前記2つの昇圧回路は、複数のダイオード接続され たMISFETがノードを介して面列接続し、前記ノー ドには容置素子の片側電極が接続さており、前記容置素 子の前記片側電極のもう片方の電極には、前記第1の信 号昇圧回路の出方信号と前記第2の信号昇圧回路の出力 信号1つ置きに交互に入力する高齢であり、前記エレク トロルミネッセンス素子の両電極で、電圧を昇圧する側 の電極の電圧を昇圧する前記昇圧回路にのみ前記第1と 第2の信号昇圧回路の出方信号を入力し、昇圧電圧を放 30 電する前記エレクトロルミネッセンス素子のもう片方の 空極の圧電を見圧する前記型圧回路には、前記第1と等 2の信号昇圧回路の出力信号を入力しないことを特徴と する請求項1記載の電子機器。

### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、電影電圧などから昇圧 した昇圧電圧を必要とする半率体集積回路装置に関する ものであり、特に上記昇圧電圧を発生する昇圧回路に関 する、さらに、前記半導体は第回配鉄器の西気同路トの 40

#### [0003]

【発明が解決しようとする課題】前記従来のMO 下を使用した界圧回路では、前記MOSFETの 果により、しきい確か上昇するため、界圧効率が 悪くなっていた。また、所望の電圧が高くなるは 認MOSFETの基板効果によるしきい確の上昇 くなるため、高性能、高効率、低コストの昇圧回 する半導体集積回路後置が得られなかった。

2

#### [0004]

【課題を解決するための手段】上記課題を解決す 本発明では以下のような手段をとった。第1の手 として、ダイオード接続したMOSFETを 接続した昇圧回路において、前記MOSFETの とドレイン間の、基板あるいはウェルの不純物波 くすることによって、ソース及びドレイン各々と 基板効果によるしまい種の上昇を権力抑える構成 た。さらに、これらの昇圧回路をエレクトロルミ ンス素子に連用した場合、低荷費で高輝度を得る 固軸であった。

【0005】第1の手段その2として、前起MO Tのソース及びドレイン近傍の基板あるいはウェ 終物遺食を、複数種類とする構成とした。第1の の3として、前記MOSFETのソース及びドレ 傍の蓄板あるいはウェルの不純紡滅度を、薄く設 構成とした。

【9006】第1の手段その4として、前記MOTのL展を、益板効果が大きい後段側のMOSF 短かくし、短チャネル効果を資極的に利用して、 果によって後段側のMOSFETほどしきい値を 構成とした。第1の手段その5として、前記MOTの同一チャネル上に超度の興なる第1のゲート と第2のゲート総縁臓を形成する構成とした。 【9007】第1の手段その6として、前記第1ト総様膜と前記第2のゲート総縁臓のそれぞれの面債比を支えるという構成とした。第1の手段そして、前記界正回版の後段側のMOSFETのした、前院側のMOSFETのした。前院側のMOSFETのしまい値より低くすう構成とした。

[0008]第1の手段その8として 前記昇圧

各級の容置素子の容置値を初限から最終股にかけ、順次 小さくしていく構成とした。第2の手段その2として、 前記界圧回路を一股以上のブロックに区切り、各ブロッ ク内の容置素子の容量値は一定とし、前股側のブロック から後股側のブロックにかけ、順次容量素子の容量値を 小さくしていく構成とした。

3

[0011] 第3の手段その1として、前記昇圧回路の 各段の容置素子の容置値を初股から奏後限にかけ、順次 大きくしていく構成とした。第3の手段その2として、 前記界圧回路を一股以上のブロックに区切り、各ブロッ 10 ク内の容置素子の容置値は一定とし、前段側のブロック から後限側のブロックにかけ、順次容量素子の容量値を 大きくしていく構成とした。

[0012] 第4の手段として、前記界圧回路を前記昇 圧回路に入力する入力信号であるクロック信号の液高値 を昇圧する信号県圧回路を付加した情成とした。第5の 手段として、前記第1ないし前起第4のいずれか、ある いば、両手段をとった界圧回路を優気的に書き換え可能 な不締発性メモリ素子を育する半導体無領回路終置に整 助した。

[0013] 第6の手段として、前記第2の手段をとった昇圧回路を電気的に書き換え可能な不極発性メモリ素子を育する半導体集補回路後層に搭載した。第7の手段として、前記第3の手段をとった昇圧回路を電気的に書き換え可能な不得発性メモリ素子を育する半導体集積回路装置に搭載した。

[0014] 第8の手段その1として、前記第1. 前記 第2. 前記第4のいずれか1つ、ないし2つ、あるいは 3つ全ての手段をとった前記昇圧回路を内蔵した半導体 集積回路装置化エレクトロルミネッセンス素子を接続 し、前記昇圧回路で前記エレクトロルミネッセンス素子 を振動するという手段をとった。

[0015] 第8の手段その2として、前記エレクトロルミネッセンス素子を保助するための、前記第1,前記第2,前記第4のいずれか1つ、ないし2つ、あるいは第つ全ての手段をとった前記昇圧回路を2個用い、前記エレクトロルミネッセンス素子の両側に昇圧された出力を交互に印加するという手段をとった。

【0016】第9の手段として、前記エレクトロルミネッセンス妻子を駆動するための、前記第1、第2 第4 40

の基板効果でしまい値が上昇することによる前記 路の界圧電圧低下蓋を減少させることができるた まで得られなかった、電源電圧低い場合(例えば ソ)でも、信号界圧回路なして高電圧(例えば2 の界圧が可能な果下回路が実現する。

【0018】第2の手段をとることで、前記昇圧 クロック信号の供給回数に対する昇圧電圧の上昇 大し、今まで得られなかった低い電源電圧圧圧支 信号の期波数を上昇させずに必要な電圧昇圧速度 昇圧回路が実頻可能となる。さらに、容査素子の一定にして、容量素子の散化順厚を変えて容量値 る場合は、高い電圧がかかる後限の容量素子はど 順厚を厚くできるので、従来より 容量素子の耐 い現日回数が実頻可能となる。

【0019】第3の手段をとることで、昇圧回路 ッ方信号の機治回数に対する昇圧弾圧の上昇量が 今まで得られなかった電頻電圧が高い場合で 昇圧速度を遅らせる機能を持った回路銀して、電 速度を遅らせた昇圧回路が実現可能となる。

20 【0020】第4の手段をとることで、前記クロ号の液高値が昇圧されるので、前記昇圧回路の昇と昇圧速度を上昇させることが出来た結果、電源低い場合でも、あるいは、所望の昇圧電圧が高いも、所望の昇圧電圧が得られる昇圧回路が実現可る。

【り021】第5の手段をとることで、電気的化え可能な不堪発性メモリ素子を有する半導体集積置とより低いる源電圧で動作させるとか可能と対象の手段をとることにより、今まで得られなれる。 電気的書換が可能な不断発性メモリ素子を有端体集構回路装置が可能となる第7の手段をとるより、今まで得られなかった電源電圧が高くても、海流性集構している。 かった、長寿命な、電気的書換が不完く、かつ、長寿命な、電気的書換が可能となる。

【0022】第8の手段をとることにより、今まれなかった満空で高輝度なエレクトロルミネッを その光光特性を利用した光光機器を有する電子係 項明線となる。第9の手段をとることにより、今 [0024] 図1は、本売明に係わる第1の実施門のMOSFETを示す輸式的断面図である。ソース12及びドレイン13と半導体基板14 (MOSFETがウェル)内に形成されている場合ははウェル)との接合からひろがる空之層は半導体基板(またはウェル)の濃度が薄むくまたはウェル)の濃度が薄むない。そこで、本実施間では、半導体基板(またはウェル)の濃度を6×10<sup>11</sup> a10ms/ccと低くし、ソース12ならびにドレイン13近くの半導体基板(またはウェル)の濃度を6×10<sup>11</sup> a10ms/ccと低くし、ソース12なが14元といるからの変と関心成がりを大きくし、チャネル19の空之層の成がりを大きくし、チャネル19の空之層の成がりを大きくし、チャネル19の空之層の成がりを大きくし、チャネル19の空之層の成がりの養担置を増やすことによって、チャネルを形成するために必要なゲートに印刷される電圧を小きくてすむようだし、基板効果によるしまい値の上昇を頻端できる構成とした。

[0025] 図2は、 空時に終わる第2の突縮例である異圧回路の回路図である。また、図3は第2の実施例である現圧回路の映象及び、企業のMOSFETを使明した異圧回路の映象及び、企業のMOSFETを使明した異圧回路の映象を、2000年の間係を示した回である。ドレインとゲートが同一のノードで接続されたMOSFET間 20 土が接続されるノードには、それぞれ容置素子CTへCnが接続されるノードには、それぞれ容置素子CTへCnが接続されている。容置亲子の片方の電極にはやおよび本。という互にに位相のずれた信号を、一つおさに交互に与える構造になっており、容置の1からCnへ順次容清を転送することにより、容源図EVでよりも男圧された高い電圧であるVFがMOSFETMnより出力される。ここで、MaとCaのペアをa段目の昇圧ユニットとし、昇圧回路内の昇圧ユニット数を昇圧回路の段数とする。

[り927] そとで本実施例では、MOSFETM1~ Mnをしきい値が基板効果の思療を受けにくいように、 所記第1の実施例で述べた精成のMOSFETで構成した。 図3のグラフ(b) は、このように罪杆回路を構成 を異なる値にするのではなく、いくつかのブロッけて教践づつしきい値を変えてもよい。

【0029】また、図4(a)は本発明の第3の に係わるMOSFETのチャネルの上長部分を示 的断面図であり、図4(a)において、各様成要 号は図1と同様である。図4(b).(c)は罪 施例のMOSFETを昇圧回路に用いたときの段 OSFETの上長の関係を示す図である。図4( 上長を図4(b)、(c)に示すように、前段か 10にたがって変化させていくことによって、各段 るドレイン端圧に対するソース端圧の低下は低く れ、昇圧回路の効率は非常に高くなる。

【0030】図5は本発明の第4の実能例のMO Tの断面構造を示す構式的断面図である。がの はチャネル上で異なる2つの競厚があり、この ト微練膜25は北び第2ゲート絶縁競26のそれ 競厚と第1ゲート絶縁競25は北び第2ゲート絶 6のそれぞれの領域が占める面積比によって、と を制砂することができる。図5では、ゲート絶 央部の履序が構くなっているが、周辺部が着く が厚くてもよい。ゲート絶縁膜のどの部分の競厚 く、どの部分が薄いということを設定するもので

【0031】また、図6(a)に第4の実施例の FETを昇圧回路に用いた場合の、MOSFET と単1ゲート総雑観長さ、L1と第2のゲート後 さ、(L0+L2)の関係を示し、図6(b)と 1を変えたときのMOSFETのしさい値の変化 た。このように後肢になるにつれて、第1ゲート 長さを長く、第2ゲート絶縁膜領域と第2ゲート絶縁膜 面債比を変えることによって、容易にしきい値の 可能である。

【0032】さらに、図了は本参明の第4の実績 OSFETの模式的平面図である。ソース325 ン33の間のゲート31のゲート総練膜は、第1 経緯騰額域34と第2ゲート総練膜領域35が形 る。前記したように、ゲート総練膜のどの部分の 厚く、どの部分が薄くても良いが、ゲート総練 部分はチャネル場行向に対しては、とぎれること 圧回路においては、図58のようにMOSFETのゲートを二層のゲートにする事は容易である。ここで、第1ゲート41と年2ゲート番級42の下の第1ゲート総縁 膜45と第2ゲート総縁第46のでれぞれの順厚と第1ゲート総縁は45と第2ゲート総縁第46でれの順厚と第1ゲート総縁以45と第2ゲート総縁戦46でれぞれの領域が占める面横比によって、しまい値を制御することができる。

[0034] 第40突施例と同様、図6のように段数によって、L1、L0+L2を受住させれば、効率の良い 昇圧回路ができる。なお図8では第1ゲート下のゲート 経緯膜を滞く、第2ゲート下のゲート能縁膜を厚くして あるが、この速でもかまわない。また、第1ゲート下が すべて第1ゲート絶縁膜である必要はない。もちろん第 2ゲート下がすべて第2ゲート総縁跳である必要もない。また、必ずしも第1ゲートがで、で第2ゲートに従 われている必要もない。

[0035] 図9は本発明の第6の実施例の期のMOSFETの断面構造を示す模式的断面図である。図9において、各様成要素の香号は図8と共造である。昇圧回路ではゲートとドレインは同電位であるため、この図のようにゲート側壁とドレイン上面をドレイン・ゲート共通電極イとしてアルミ配深できる。共通のアルミ配線にするととによって、配線スペース分だけ素子を敵観にするととができる。その結果、チョブ面積の縮小がはかれる。もちろん、このゲート側壁とドレイン上面を両者同時にアルミ配線することは、多結晶シリコンが二層ある場合に限らない。一層でも可能である。

[0036]図10は、本発明にかかる第7の実施例である異圧回路の回路図である。図10でおいて、MOSFETMのSFETMの一例14は、しきい値がりVに近いエンハンスメント(本実施別では約0.05V)のMOSFETを使用し、M15~M28はしきい値が約-0.5VのデブレッションのMOSFETを使用している。Mののドレインとゲートは共作電頻繁圧Vでに接続されており、前記シロック信号中、やが行加されると、Mのを通して電額から、Mのを通して電額から、と後段に転送されて、最終的にはM28のソースに産業階圧Vでより高に電圧Vpp(本事終例の場合は約20ソ)が出力される。

【0037】図11に、本実施例で使用したMOSFE Tのしまい館のソースと単板の電圧差VBS依存を示 できるようになる。

【0038】図12は、本発明にかかる第8の実 ある界圧回路の回路図である。図13はMOSF 様式的平面図を示し、ソース102とドレイン1 間にチャルが形成され、チャネルの上にゲート (図5ではá略)を介してゲート101が形成さ る。このチャネルは不純物遺度が異なる複数のチ を有し、不純物等入用マスクのパターン106に て、第10不純物域度のチャネル104と第2の 減度のチャネル105とに分離し、不純物等入用 パターンによってその幅107とパターンの間隔 が変めあれる

8

【0039】本実施例の図12では、MOSFE 1~Mnを図13に示すような、テャネルが2種物・純物波度から成る構造にしている。物に限定はかけい、異体的には、第10不純物流度のテャネル1は、P型半導体単板の流度で決まるネイティブ状っており、チャネルの全領域を第1の不純物流度としまい値は約0、05Vとなる。また、第2の流度のチャネル105には、不純物としてリン(50KeV、2、2×10³1で血\*ないしば3×cm\*の条件で導入し、デブレッション型にしてそしての構造のMOSFETのしきい値は、算能物波度のチャネル104と第2の不納物減度のル105の面積比を影響である。

【0040】図13では、第2の不純物濃度のチ 105が、チャネル長と平行な短節状化形成され が、とこでは特化図示しないが、第2の不純物濃 サネル105がチャネル幅と平行な短節状やドゥ よび市投償場状化形成される場合もある。図14 3に示すMOSFETの全チャネルに対する第2 物濃度のチャネル105の面積比を債輪に、 にか第2の不純物濃度のチャネル105の幅 が関係でおの地の「μm」単位で示してある。され の面積比が6と1ずなわち、チャネルがネイティ のMOSFETの全面を単との不純物濃度のチャン 105が占めている状態のMOSFETのしきい 上形の占て変している、この図14からわからもい 上形の占て変している、この図14からわからもい 股のしきい値を設定すると良い。こうすることで、より 物率の良い昇圧回路を得ることができるようになり、さ らに、従来は、エンハンスメントのVサル外に必要なV せの種類の分の不純物導入工程が必要であったのが、不 特物導入工程が1回で済むようになるので、低コストで 昇圧回路が作成できるようになる。

[0042]また、前記実総例7の昇田回路の後額のデ ブレッションタイプのMOSFETを、図13で示すよ うなテャネルが2程類の不総物減度のテャネルからなる 様或とし、この2程類の不総物減度のテャンネルの面積 10 比ないし形状を変る方法で、作成しても良い。

[0043] 図15に本条明に関わる第9の実施例である異狂回路の回路図を示す、前記してきたように昇圧回路は、クロック信号や、中\*を用いて順次容置素子に充電される電筒をMOSダイオードを介して後段でむけて順次転送するととにより、電網発圧Vcよりも高い昇圧程圧Vpを発生する。つまり、餌時に最大の昇圧程圧Vpを発生するのではなく、クロック信号や、中が供給される回数の増加と共に昇圧程圧Vpが増加していき、やかて、最大の昇圧程圧Vpに飽和する。この前記 20月圧回路を内部に組み込んだ半導体集積回路装置では、この昇圧程圧Vpが必要なときだけ昇圧回路を作動させ、昇圧程圧Vpを発生させて、この発生した昇圧発圧Vpで自的とする行為を行う場合が多い。

[0044] 例えば、不郷発性メモリ素子を有した半導体集員回路該悪では、不得発性メモリ素子の書換略に回路に所な内蔵する前記界圧回路を作動させ、先生した界圧 電圧 Vpで不得発性メモリ素子の書換を行っている。彼って、前記界圧回路の界圧減度が遅いと不切発性メモリ素子を書き換える速度、言い替えれば、不得発性メモリ素子を書した半郷体集毎回路装置の動作速度が返くなる。特に電源電圧が低下した場合では、前記昇圧回路の受調電圧 Vdと、クロック信号やと中\*の被高値が低くなり、昇圧速度が低下するため、動作速度の低下が顕著となる。

[0045] との前記昇圧固路は、クロック信号がハイレベルとなった段の運圧が、クロック信号の改高協分上 昇することにより発生した電高を、その段のダイオード 接続したMOSFETを介して、その段の後段の容置素 そに、毎時の電圧が両時の電圧から最繁効果でト昇して 40 G-1は注: + 1 段目の容置素子の容置値。 V1+1は/ ク信号がロウレベルになった瞬間のi+1 段目の そして、Vthiは: 段目の前記MOSFETのしま である。 【0047】との式より i段目の容量素子の容

10

Ciに対する + + 1 段目の容量素子の容量値CCi+1 よって、後段の電圧上昇分Vcが決まることが分か 言い替えれば、i段目の容量素子の容量値CGIC + 1 段目の容量素子の容量値CC1+1を小さく設 ばするほど、異圧同路の異圧速度が減くなり、消 きく設定すればするほど、昇圧休度が遅くなると かる。また、前記1段目のMOSFETのしまい値 が低くなるほど昇圧速度が上昇することもわかる 【0048】本実施例の昇圧同路では、上記した の容量素子の容量値CCiに対する 1+1段目の容 の容量値CC+1の値によって昇圧速度が変わると 目し、各股の容量素子の絶縁膜である酸化膜の膜 定し、容骨素子の面積SC1を前段から後段にかけ 小さくする {Sct>Sc>Sc3・・・>Scn-1> ことにより、各段の容質素子の容質値を前段から かけて順次小さくなるように棒成する。これによ 圧回路の昇圧速度を上昇させることができる。特 しないが、本実能例の昇圧回路の各部の設計値は 賃圧り、9Vから20Vまで昇圧するとすると、 2.4段、容置素子の酸化膜厚は5.0 n.m. そして の容量素子の面積は、初段の容量素子の面積を5 μm1 とし、2段目以降の容費素子の面積は、各 段にある容量素子の面積から、その前段にある容 の面積の10%を引いた値とすることを推奨する 【0049】さらに、上記した1段目のMOSF しきい値V thi が低くなるほど昇圧速度が上昇す に着目し、上記した各段の容置素子の構成に加え のMOSFETのしきい値を、前記第2~第8の で述べたいずれかの構成とすることによって、昇 の専圧速度は よりいっそう上昇させることがで 圧電圧についても、上昇させることができる。 【0050】図16に本発明に関わる第10の実 ある昇圧问路の回路図を示す。各段の容量素子の である酸化腫の嫌厚を一定とし、1段以上のブロ 分け ブロック内の容量素子の容量値は同じとし

12

ある界圧回路の回路図を示す。各段の容置素子の

11 を上昇させることができる。特に制限しないが、本実施 例の昇圧回路の各部の設計値は、電源電圧()、9 Vから 20 Vまで昇圧するとすると、段数は24段、容量素子 の酸化膿厚は50 nm、 番ブロック内の段数は4段、そ して、各段の容量素子の面積は、最初のブロックの容量 素子の面積を5000 um<sup>2</sup> とし、それ以降のブロック の容量素子の面積は、各ブロックの前のブロックの容量 素子の面積から、各ブロックの前のブロックの容量素子 の面積の20%を引いた値とすることを推奨する。 【0051】さらに、上記した1段目のMOSFETの しきい値Vthiが低くなるほど男圧速度が上昇すること に着目し、上記した各段の容置素子の構成に加え、各段 のMOSFETのしきい値を、前記第2~第8の実施例 で述べたいずれかの様成とすることによって、昇圧回路 の昇圧速度を、よりいっそう上昇させることができ、昇 圧電圧についても、上昇させることができる。 【0052】図17に本発明に関わる第11の実施例で ある昇圧回路の回路図を示す。各段の容置素子の絶縁膜 である酸化膜の膜厚を一定とし、容量素子の面積SCiを 前段から後段にかけて順次大きくする(SCI>SC2>S C3・・・>SCa-n>SCn) ことにより、各段の容量素子 の容量値を前段から後段にかけて順欠大きくなるように 構成する。これにより、前記簿1の実施例で述べた理由 で電圧昇圧速度を遅くすることができる。特に制限しな いが、本実施例の昇圧回路の各部の設計値は、電源電圧 2 Vから20 Vまで昇圧するとすると、段数は12段、 容量素子の酸化膜厚は50 nm、そして、各段の容置素 子の面積は、初段の容量素子の面積を1000 mm<sup>2</sup> し、2段目以降の容置素子の面積は、各段の前段にある 容量素子の面積に、各段の前段にある容量素子の面積の 10%を加えた値とすることを推奨する。 【0053】図18に本際明に関わる第12の事態例で ある昇圧回路の回路図を示す。各段の容置素子の絶縁膜 である際化膜の勝摩を一定とし、1段以上の段数ととの ブロックに分け、ブロック内の容量素子の容量値は同じ とし、後段のブロックにいくに従ってブロック内の容置 素子の容置値を順次大きくなるように構成する。これに より、前記第1の実施例で述べたように、あるブロック の最後段の容量素子の容量値に対するその後段のブロッ クの最前段の容量衰子の容量値が大きくなり 電圧原序 4G

間定し、容置素子の絶縁膜である酸化膜の膜厚T 段から後段にかけて順次厚くする(TCI<TC)< ・・<TCn-1<TCn) ととにより、各段の容量素</li> 置値を前段から後段にかけて順次小さくなるよう する。これにより、前記第1の寒旅例で述べた短 圧昇圧速度を上昇させることができ、かつ、容量 電極間に高い電圧がかかる後段側の容量差子ほど 向上できる。特に制限しないが、本実施例の昇圧 10 各部の設計値は、電源管圧 1. 5 Vから2 0 Vま するとすると、段数は16段、容量素子の面積は Oμm2 に固定し、そして、各段の容量素子の酸 は、初段の容量素子の酸化膜原を20mmとし、 以陽の容量素子の酸化膜厚は、各段の前段にある 子の酸化膜厚に、各段の前段にある容量素子の酸 の10%を加えた膜厚とすることを維媒する。 【0055】さらに、上記したr段目のMOSF E しきい値V thiが低くなるほど昇圧速度が上昇する に着目し、上記した各段の容置素子の構成に加え のMOSFETのしきい値を、前記第2~第8の で述べたいずれかの構成とすることによって、昇 の昇圧速度を、よりいっそう上昇させることがで 圧電圧についても、上昇させることができる。 【0056】図20に本発明に関わる第14の実 ある昇圧回路の回路図を示す。各段の容置素子の 固定し、1段以上の段数ごとのブロックに分け、 ク内の容置素子の酸化膜厚は同じとし、後段のブ にいくに従って容置素子の酸化腺厚TCIを順次厚  $\cdot \cdot \cdot TG_0$   $< \cdot \cdot \cdot \cdot (TCK+1=TCK+2=TG_0)$ で a< b<・・・< K< N) ことにより、各プロ 容量素子の容量値を前段側ブロックから後段側ブ にかけて順次小さくなるように構成する。これに 前記第1の実施例で述べたように、あるブロック 段の容置案子の容置値に対するその後段のブロッ 前段の容置素子の容置値が小さくなり、電圧昇圧 上昇させることができ、かつ、容置素子の電極間 **管圧がかかる後段側ブロックの容骨素子ほど耐圧** できる。

【0057】特に制限しないが、本実旅院の昇圧

しきい値V thiが低くなるほど昇圧速度が上昇すること に着目し、上記した各股の容置素子の構成に加え、各股 のMOSFETのしまい値を、前記第2~8の実施例で 述べたいずれかの構成とすることによって、昇圧回路の 昇圧速度を、よりいっそう上昇させることができ、昇圧 電圧についても、上昇させることができる。

【0059】図21に、本発明に関する第15の実施例 である昇圧回路に入力するクロック信号の波高値を昇圧 するために昇圧回路に付加される信号昇圧回路の回路図 を示す。ダイオード接続したN型MOSFET3のドレ インとゲートに電源電圧Vccを入力し、前記N型MOS FET3の基板をグランド端子に、ソースを第1のノー ド5 に接続し、前記第1のノード5 には容置値C1の容 置素子4の片側電極が接続され、前記容置素子4のもう 一方の片側電極には、第2のインバータ2の出力が接続 されている。さらに、前記第1のノード5にP型MOS FETのソースとウェルが接続された第1のインバータ 1を設け、前記両インバータに波高値が電源電圧 V ccの 同一クロック信号CLKを入力し、第1のインバータ1 の出力CLKoutから、波高値が昇圧されたクロック信 20 号が出力される構成となっている。なお、前記信号昇圧 回路の動作説明を昇圧回路に接続した状態で説明するた めに、昇圧回路の容置素子を想定した容置値C2 の容置 素子6を、片方の電極を第1のインバータ1の出力CL Kout に、もう片方の電極をグランド端子に接続した影 で追加してある。

【0060】次化上記本実施例の信号界圧回路の動作を図21とタイミングチャートである図22にもとづき競明する。時刻も0で、前記クロック信号CLKはハイレベルであり、第1のインバータ1の出力CLKは1と第1のノード5は、電気的に連断された状態、第1のインバータ1の出力にLKは1、第2のインバータ2の出力、ともにロウレベルとなり、第1のノード5は、電気電圧ソとから前記り翌MOSFET3のしまい値∨せた引いた値の電圧となる。

[0061] 時刻t1で、クロック信号CLKがロウレベルとなり、第1のインバータ1の出力CLKのはと第 1のノード5は電気的に接続された状態、第2のインバータ2の出力はハイレベルとなるので、第1のインバータ1の出力CLKのはと第1のノード5は恣音素子4に 40

り返すことで成高値が昇圧されたクロック信号を せる。ここで、上記V αは刻配力クロック信号の ある。つまり、本実施例の信号昇圧回路を昇圧回 加することにより、従来の昇圧回路よりも、クロ 号の成高値が上昇するので、高電圧の昇圧回路を とができ、クロック信号によって後段に送られる が上昇するので、昇圧速度も上昇させることが出 【0064】さらに、前記本実施例の信号昇圧回 加する昇圧回路を前記第2~第10ないし第13 4の実施例で述べたいずれかの構成とすることが 足所で領に与昇亡返度をよりいっそう上昇させた昇 を得ることができる。図23に本発明に関する第 実施例である昇圧回路に入力するクロック信号の を用するためた、昇圧回路に付加される信号昇 の間認即を示す。

14

【0065】図23に示すように、前記第15の で述べた信号昇圧回路同様 第1のインバータ1 のインバータ2、容貴値C1 の容骨素子4 をお診 記第15の実施例で述べた信号昇圧回路の前記N SFETの代わりに第3のインバータ151. 第 型MOSFET152を設けており、第1のイン 1と第3のインバータ151は、P型MOSFE ースとウェルがノード第1のノード5 N型MO Tのソースと草板がグランド選子に、第2のイン 2は、P型MOSFETのソースとウェルが電纜 cc. N型MOSFETのソースと基板がグランド に、第1のP型MOSFET152は、ソースと が第1のノード5、ドレインが電源端子V ccにそ 接続されており、さらに、第3のインバータ15 36 力が第1のP型MOSFET152のゲートに、 インバータ2の出力が容量素子4の一方の電極。 子4のもう片方の電極が第1のノード5に接続さ て、前記第15の実施例で述べた信号昇圧回路同 実験例の信号昇圧回路の動作説明も昇圧回路の容 が締結された状態で説明するために 具圧回路の 子の容置値を想定した容量値C2 の容量素子6を のインバータの出力CLKout に前記容置素子6 の電極を接続し、もう片方の電棒はグランド幾子 するようにして設けた構成となっていて、第1の ータ1にはCi.K1、第3のインバータ151と

ングチャートである図24にもとづき本実施例の動作を説明する。時刻もで、前記グロック情号CLK1, CLK2ともにハイレベルであり、第1のインバータ1の出力に入りになり、さらた第2のインバータ2の出力もロウレベルとなり、さらた第2のインバータ2の出力もロウレベルとなるので、第1のノード5は、第1のP型MOSFET152がロウインピーダンスとなり、電線電圧Vccとなる。

【0067】時刻は1では、CLK2がハイレベルのままで、CLK1がロウレベルとなり、第1のインバータ 10 1の出力CLKのはは、電源電圧Vでとなる。時刻は2で、CLK1がロウレベルのままでCLK2がロウレベルとなるので第2のインバータ20出力と第3のインバータ151の出力ともにハイレベルとなり、第1のP型MOSFET152は、ハイインピーダンスとなるので、第1のノード5と第1のインバータ1の出力CLKのは、終っ登集子4によって以下の式で示すVddaまで見圧される。

 $[0.068] \text{ Vdda} = (2 \text{ Vcc} \times \text{C1} + \text{Vcc} \times \text{C2}) / (C1 + C2)$ 

時刻も3で、CLK1がロウレベルのままCLK2がハイレベルとなるので、第3のインバータ151の出力、第2のインバータ2の出力ともにロウレベルとなり、第1のノード5が電源電圧Vcはまで下がるので、前記昇圧回路の容置素子に相当する容置素子をに溜まった全電前の一部の電前[(Vota – Vot) \*\*C2]が第1のインバータ1を介して第1のノード5に遺産し、第1のインバータ1の出力CLKcut は電源電圧Vcとなる。
[0069]そして、時刻も4で、CLK2がハイレベ

ルのままでした1がハイレベルとなるので、第1のイン 30 バータ1の出力の昇圧回路の容量素子に相当する容量素 子6に溜まった電筒(VcxXC2)がグランド端子に流 れて第1のインバータ1の出力でLKour がロウレベル となり、前記時刻1ので状態に戻る。

【0070】つまり、この時刻10から時刻14の間の 動作を繰り返すことにより、液面値が現在さたクロック 信号を発生させる。ここで、前記りがはが本実銘例の信 号界圧回路から出力するクロック信号の液面値である。 上記したように本実施例の信号界圧回路の、出力するク ロック使号の波高線とがは、顔配御15で実施例では 圧回路の出力するクロック信号の周波数である。 り、本実施例の信号昇圧回路を昇圧回路に付加す により、前記従来の昇圧回路より、高い昇圧管圧 昇圧速度の昇圧回路が得られるようになるのはも んのこと、前記第15の実施例で述べた信号昇圧 付加した昇圧回路よりも、高い昇圧電圧で、低消 の昇圧回路を得ることができ、しかも昇圧回路に るクロック信号の波高値が高くなり、 後段に送る が上昇するので、昇圧速度も上昇させることが出 【0072】さらに、前記本実施例の信号昇圧回 加する昇圧回路を前記第2~第10ないし第13 4の実施例で述べたいずれかの様成とすることに 昇圧電圧と昇圧速度をよりいっそう上昇させた昇 を得ることができる。図25に本発明に関わる第 実施例である不揮発性メモリ素子を有した半導体 路装置の簡単なブロック図を示す。

16

【0073】メモリ手限としての不輝発性メモリレイ161に対して、データの普込み、読み出しためのビット機制御回路162が設けられていると、データル・機制御回路162が受けられている。かち、アドレスバッファ164からのアドレス信けるカラムデコーダ163の出力を受けるようにいる。また、不確発性メモリ素子アレイ161にて、制御ゲート及び選択ゲートを制御するためにコーダ165が設けられている。身圧回路167 続回路168からの彫動信号を受けて発生させた圧を、不堪発性メモリ素子アレイ161の書込み消去時に、ビット線制御回路162とロウデコー5に供給する。

30 [0074]本実施例では、上記昇圧回路167 郷電圧が低い場合(例えばり、9V)は、商配率 8ないし第15、第16の実施例で述べたいずれ 成とすることで、電源電圧が低い場合でも、不御 モリー素子の書き替えに必要な昇圧電圧(20V を得ることができる。つまり、電源電圧が低い場 も、十分な書き替えが可能な前記半導体集積回路 実現可能になり、電源電圧が低下した場合(例え 2V)は、前記率9、第10、第13、ないし部 実施関で述べたいずれかの構成とすることで、電 60 が低下した場合でも、不審発性メモリ素子の書き

18

設計値とすることを推奨する。図26に本発明に関わる 第18の実施例である電源とその電源電圧を昇圧する昇 圧回路101とエレクトロルミネッセンス素子173 (以降ELと略称する。) からなる発光機器を有する電 子機器の模式的ブロック図を示す。

【() () 7 6 】 E L 1 7 3 の 針側電極をグランド端子と接 続し、もう一方の片側電極の電圧を昇圧回路171で昇 圧し、その昇圧した電圧をNPNトランジスタ174に より グランド端子の管圧近くまで素早く低下させる。 この電圧が昇圧されている時と、昇圧した電圧をグラン 10 ようになっている。これにより、EL173の両 ド端子の電圧近くまで素早く低下させている時にEL1 73が発光する。つまり、この発光の繰り返しで輝度を 得る。なお、発光の繰り返し凍さはタイマー回路175 によって制御される。

【0077】従来の前記電子機器は、前記EL173に 与える程圧管圧をコイル方式で発生させていたので、コ イル部分の厚みで、薄く作成できなかった。しかし、本 実施例では、薄い半導体基板上に形成した昇圧回路17 1で前記程圧奪圧を発生させているので、従来よりも藁 型の前記電子機器が実現可能となる。

【10078】さらに、本実施例の電子機器のEL173 の輝度は、E1.173の発光間隔が短いほど、与えられ る昇圧電圧が高いほど上昇する。つまり、EL173の 輝度は、昇圧回路171のEL173の発光に必要な電 圧まで上昇する時間を短くでき、発光間隔を短くできれ ば上昇し、また。その発光のために与えられる電圧が高 ければ高いほど上昇できるので、本実能例の電子機器の 前記昇圧同略171を、前記第2~第10ないし、第1 3~第16の実施例で述べたいずれかの構成とすること で、EL173に、短い時間で高い昇圧電圧を与えるこ 39 V)でも、十分な輝度を発生できる前記電子機器 とができ、薄型で、しかも、十分な輝度を発生できる前 記電子機器が実現可能となる。

【0079】特に制限しないが、本実施例の昇圧回路1 71を上記のような構成にしたときの段数と全容量素子 の平均値は、EL173が数nFの容量値があり、タイ マー回路175による電圧低下周期が256円2程度 で、その間にVout 172に100V程度の昇圧電圧を 供給できる昇圧速度があれば、十分な輝度が得られるの で、電源電圧Vccを3V、クロック信号の周波数を3M 日々とすると 第15と第16の実験例で述べた錯成を 49 機成を採用する場合以外は 今て財教を40段

で素早く低下させるための昇圧回路171、NP ンジスタ174、そして、タイマー回路175を 173の両側電極それぞれに設け、EL173の 電極の電圧を昇圧し、その昇圧した電圧を急激に 下端子の電圧近くまで素單く低下させる行為を行 としている。EL173の両電極で行われる上記 タイミングは、ちょうど半周期ずれていて、片方 の界圧した管圧がグランド端子の管圧近くまで素 下させている時に、もう片方の電極の電圧が昇圧 の各界圧回路171で昇圧する電圧は、50V程 ばそれなりの輝度が得られるようになる。つまり 50 V程度の電圧は、電源電圧Vccが低い場合( 2 V) でも、前記各昇圧回路171で昇圧可能な ので、薄型で、電源電圧Vcが低い場合(例えば でも、それなりの輝度が得られる前記電子機器が 館となる。

【0081】さらに、本実施例の場合も、第18 例で述べたように、EL173の輝度は、ELI 20 発光間隔が短く、与えられる昇圧電圧が高いほど る。 つまり、 E L 1 7 3 の輝度は、 昇圧回路 1 7 L173の発光に必要な電圧まで上昇する時間を し、発光間隔を短くできれば上昇し、また、その ために与えられる電圧が高ければ高いほど上昇す で、第18の実施例で述べたように、本実施例の 器の界圧回路171を、前記第2~第10、ない 3~第16の実施例で述べたいずれかの構成とす により、R1.173に短い時間で高い昇圧電圧を ことができ、薄型で、電源電圧が低い場合(例え 可能となる。

【0082】特に制限しないが、本実経例の昇圧 71を上記のような構成にしたときの段数と今容 の平均値は、EL173が数nFの容量値があり マー回路175による電圧低下周期が256日2 で、その間にVour172に50V以上の昇圧管所 給できる昇圧速度があれば、それなりの輝度が得 ので、電源電圧Vccを 1. 5 V、クロック信号の を3MH 2 とすると、第15と第16の実施例で

と、界圧回路171にタイマー回路175の信号を受けて、MISFETで放電しているEL173の電販に出 が接続してある方の界圧回路に供給するVccはよび 発振回路からの出力信号や、今本の入力を停止させる機 能を追加した点である。これにより、同一基板上にEL 173以外が形成できるのでコストダウンでき、さら に、界圧回路が停止できるので、その分消費電流の減っ た前記客子機器が実現可能となる。

【 0084】 さらに、本実施例の場合も、第18の実施 例で述べたように、前記準2~第10.ないし第13~ 10 第16の実施例で述べたいずれかの情成をとることにより、十分な疑慮も発生できる前記電子機器が疾境の範と経済 する場合は、MISFETで放電しているEL173の 電力に出力が接続してある方の昇圧回路に入力する前記 昇圧回路かちの入力信号が停止する構成となる。

[0085]特に制限しないが、本東銘例の昇圧回路1 71を上記のような構成としたとき、前記第19の実施 例のような動作条件の場合を想定できるので、第19の 実施例で述べた設定とすることを被奨する。

[0086]

【発明の効果】上記したように、本発明は、以下に示す 効果がある。すなわち、電気的に音換が可能な不得発性 メモリ素子を有する半準体体素同盟核整などの、電頻電 圧から昇圧した電圧が必要な半準体集積回路核圏内に、 本発明の昇圧回路を用いることによって、今まで不可能 だった低電圧で動作、あるいは、高速動作が可能な前記 半導体集積回路核壁を得ることができる。

[0087]さらに、高い界圧電圧を必要とする前記E Lの発光を利用する発光器器を有する電子観器内に本発 39 明の界圧回路を用いることで、今まで不可能だった薄型 で高線度な、前記電子観器が実現可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施例のMOSFETの断面構造を示す績式的断面図である。

【図2】本発明の第2の実施例の昇圧回路を示す回路図である。

【図3】本発明の第2の実施例の昇圧回路の段数とその ときの昇圧電圧を示すグラフである。

【図4】(a) は本幹明の第3の実験側のMOSFET 46

【図?】本発明の第4の実施例のMOSFETの 造を示す模式的平面図である。

26

【図8】本発明の第5の実施例のMOSFETの 造を示す模式的断面図である。

【図9】本発明の第6の実施例のMOSFETの 造を示す模式的断面図である。

【図10】本発明における第7の実施例の昇圧回 路図である。

【図11】本発明における第7の実施例の昇圧回 成するMOSFETのしきい鐘のVBS依存を示 ってある。

【図12】本発明における第8の実施例の昇圧回 器図である。

【図13】本発明における第8の実施例の昇圧回 成するMOSFETの模式的平面図である。

【図14】本発明における第8の実施例の昇圧回 成するMOSFETの会チャネルに対する第2の 減度のチャネルの面積比としまい値の関係を示す である。

20 【図15】 本発明における第9の実施例の昇圧回 器図である。

【図16】本発明における第10の実施例の昇圧 回路図である。

【図17】本発明における第11の実施例の昇圧 回路図である。

【図18】本発明における第12の実施例の昇圧 回路図である。

【図19】本発明における第13の実施例の昇圧 回路図である。

【図20】本発明における第14の実施例の昇圧 回路図である。 【図21】本発明における第15の実施例の原見

【図21】本発明における第15の実施例の信号 路の回路図である。

【図22】本発明における第15の実施例の信号 路の動作を示すタイミングチャート図である。

【図23】本発明における第16の実施例の信号 路の回路図である。

【図24】本発明における第16の実施例の信号 踏の動作を示すタイミングチャート図である。

「厨25」本空時における第17の実総機の不福

有する電子機器の簡単なブロック図である。

21 【図29】従来のMOSFETの模式的筋面図である。 【符号の説明】

- 1 第1のインバータ
- 2 第2のインバータ
- 3 ダイオード接続したN型MOSFET
- 4 容置値C1の容量素子
- 5 第1のノード
- 6 容量値C2の容量素子
- 11.21.31 101 ゲート
- 12, 22, 32, 43 102 ソース
- 13, 23, 33, 44, 103 ドレイン
- 14 基板あるいはウェル
- 15 ゲートによる空芝層領域
- 16 ソースからのびた空芝麿
- 1.7 ドレインからのびた空芝屋
- 18 ゲート絶縁膜
- 19 チャネル
- 25.34、45 第1ゲート絶縁膜
- 26 35、46 第2ゲート総縁騎
- 4.1 第1ゲート
- 42 第2ゲート


\* 4.7 ドレイン、ゲート共通電極


- 104 第1の不純物濃度のチャネル
- 105 第2の不終物濃度のチャネル
- 106 不純物導入用マスケバターン
- 107 不純物導入用マスクバターンの幅
- 108 不純物導入用マスクバターンの間隔
- 151 第3のインバータ
- 152 第1のP型MOSFET
- 161 不揮発性メモリ素子アレイ
- 10 162 ビット線制御同路
  - 163 カラムデコーダ
  - 164 アドレスバッファ
  - 165 ロウデコーダ
  - 166 データバッファ
  - 167、171 昇圧回路
  - 168 発続回路
  - 172 Vout (昇圧電圧)
  - 173 エレクトロルミネッセンス素子(EL)

[図2]

- 174 NPNトランジスタ
- 29 175 タイマー回路
  - 176 発振回路
- 175 放電用MIFET


[図1]







[図10]












[217]

[図19]









フロントページの続き

(72)発明者 斎藤 直人 千繋県子葉市美浜区中瀬1丁目8番地 株 式会社エスアイアイ・アールディセンター 内

(72) 発明者 小山内 満 千葉県千葉市美派区中瀬1丁目8番地 セ イコー電子工業株式会社内 (72)発明者 小西 番男 千葉県千葉市美浜区中灘1丁目8番 イコー電子工業株式会社内

(72)発明者 宮城 雅記 千葉県千葉市美浜区中離1丁目8番 イコー電子工業株式会社内 【公報種別】特許法第17条の2の規定による補正の掲載 [部門取分] 第7部門第2区分 [発行日] 平成11年(1999) 4月30日

[公開香号] 特開平9-8229 [公開日] 平成9年 (1997) 1月10日 【年通号数】公開特許公報9-83 [出願番号] 特願平7-159599 【国際統許分類第6版】

HOU 27/04

21/822 [FI]

H01L 27/04 G

#### [手統補正書]

【提出日】平成9年12月5日

[手続續正1]

【補正対象書類名】明細書

【補正対象項目名】請求項2

【補正方法】変更

【補正内容】

【請求項2】 前記半導体集積回路は、発録回路と、前 記発振回路で発生させた第1のクロック信号の波高値を 昇圧する第1の信号昇圧回路と、前記発振回路で発生さ せた前記第1のクロック信号と位相が逆の第2のクロッ ク信号の波高値を昇圧する第2の信号昇圧回路を有し、 前記2つの昇圧回路は、複数のダイオード接続されたM ISFETがノードを介して直列接続し、前記ノードに は容量素子の片側電極が接続さており、前記容量素子の 前記片側電極のもう片方の電極には、前記第1の信号昇 圧回路の出力信号と前記第2の信号昇圧回路の出力信号 1つ置きに交互に入力する構成であり、前記エレクトロ ルミネッセンス素子の両電極で、電圧を昇圧する側の電 極の電圧を昇圧する前記昇圧回路にのみ前記第1と第2 の信号昇圧回路の出力信号を入力し、昇圧電圧を放電す る前記エレクトロルミネッセンス素子のもう片方の電極 の電圧を昇圧する前記昇圧回路には、前記第1と第2の 信号界圧同器の出力信号を入力しないことを特徴とする 請求項1 記載の電子機器。

「手結結正21

する。これにより、前記第1の実施例で述べた理 圧昇圧速度を上昇させることができ、かつ、容量 電極間に高い電圧がかかる後段側の容量素子ほど 向上できる。特に制限しないが、本実能例の昇圧 各部の設計値は、電源電圧1、5 Vから2 0 Vま するとすると、段数は16段、容量素子の面積は Oμm<sup>1</sup> に固定し、そして、各股の容量素子の酸 は、初段の容量素子の酸化膜厚を20nmとし、 以降の容量素子の酸化腫厚は、各段の前段にある 子の酸化膜厚に、各段の前段にある容量素子の酸 の10%を加えた膜厚とすることを絶奨する。

【手続端正3】

【補正対象書類名】明細書 【補正対象項目名】0057

【補正方法】変更

[铺正内容] 【0057】特に制限しないが、本実能例の昇圧 各部の設計値は 電源電圧1.5Vから20Vま するとすると、段数は16段、容置素子の面積は Oμm<sup>2</sup> に固定し、各プロック内の段数は4段。 て 善殿の容量素子の融化機原は、最初のブロッ 骨素子の酸化糖厚を200ヵmとし、それ以降の クの容置塞子の酸化膜厚は 各ブロックの前にあ ックの容骨素子の酸化膜層に、各ブロックの前に ロックの窓畳素子の除化業庫の2百%を加えた値

- 3 ダイオード接続したN型MOSFET
- 4 容置館C1の容量素子
- 5 第1のノード
- 6 容置値C2の容量素子
- 11.21,31 101 ゲート
- 12. 22, 32, 43 102 ٧-٨
- 13, 23, 33, 44 103 ドレイン
- 14 基板あるいはウェル
- 1.5 ゲートによる空芝層領域
- 16 ソースからのびた空芝屋
- 17 ドレインからのびた空芝層
- 18 ゲート絶縁膜
- 19 子ャネル
- 10 7 7 4 4 7
- 25.34,45 第1ゲート絶縁戦
- 26.35、46 第2ゲート絶縁膜
- 41 第1ゲート
- 4.2 第2ゲート
- 47 ドレイン、ゲート共通電極
- 104 第1の不締物濃度のチャネル

- 105 第2の不純物濃度のチャネル
  - 106 不純物導入用マスケバターン
  - 107 不終物導入用マスクバターンの幅
  - 108 不純物導入用マスクバターンの間隔
- 151 第3のインバータ
- 152 第1のP型MOSFET
- 161 不揮発性メモリ素子アレイ
- 162 ビット線制御回路
- 163 カラムデコーダ
- 164 アドレスバッファ
- 165 ロウデコーダ
- 166 データバッファ
- 167、171 昇圧回路
- 168<u>、176</u> 発続回路
- 172 Vout (昇圧管圧)
- 173 エレクトロルミネッセンス素子 (EL)
  - 174 NPNトランジスタ
  - 175 タイヤー回路
- 177 放電用M!SFET